【导读】随着主流CMOS工艺达到其理论，实践和经济的极限，降低IC成本（基于每个功能或每个性能）比以往任何时候都更具挑战性和挑战性，这就驱使晶圆代工厂寻找更多的解决方法，不同于过往的工艺节点演进就是其中之一。
IC产业的进步取决于IC制造商是否继续提供更多先进节点的服务。
随着主流CMOS工艺达到其理论，实践和经济的极限，降低IC成本（基于每个功能或每个性能）比以往任何时候都更具挑战性和挑战性，这就驱使晶圆代工厂寻找更多的解决方法，不同于过往的工艺节点演进就是其中之一。IC Insights最新的报告指出，现在晶圆厂提供的面向逻辑芯片的工艺技术比以往任何时候都多。图1列出了公司目前使用的几种领先的高级逻辑技术。由此可见，主要节点之间推行衍生版本技术已成为常规事件。
下面我们来看一下目前主要晶圆厂的先进工艺进展：
英特尔：他们在2018年末推出了代号为“Coffee Lake-S”的第九代处理器。英特尔称这些处理器是新一代产品，但它们看起来更像是第八代产品的增强。虽然细节很少，但这些处理器似乎是在一个增强版本的14nm ++工艺（是14nm +++？）上制造的。
资料显示，英特尔将于2019年推动10nm工艺的大规模生产，首批使用这个工艺的产品将是2018年12月推出的“Sunny Cove”系列处理器。从目前看来，Sunny Cove架构基本上取代了应该是原本计划在2019年推出的10纳米Cannon Lake架构。预计到2020年，10nm +衍生工艺将进入批量生产阶段。
台积电：台积电的10nm finFET工艺于2016年底投入批量生产，短短两年间，他们已经从10纳米迅速发展至7纳米。在台积电看来，7nm产品将成为继28nm和16nm之后的又一个长寿命节点。
先进工艺方面，台积电5纳米工艺正在开发中，预计将于2019年上半年进入风险试产阶段，并于2020年进入量产。该工艺将使用EUV，但它不会是台积电利用EUV技术的第一个工艺。根据台积电规划，他们将在7nm技术的改进版本N7 +工艺的关键层（四层）上使用EUV光刻机。但N5工艺将广泛使用EUV（最多14层）。N7 +计划于2019年第二季度开始批量生产。
三星：在2018年初，三星宣布开始批量生产名为0LPP（low power plus）的第二代10nm工艺。在2018年晚些时候，三星推出了名为10LPU（low power ultimate）的第三代10nm工艺，从另一个角度实现性能提升。与台积电不同的是，三星在10nm工艺上使用三重图案光刻技术，且三星认为其10纳米工艺系列（包括8纳米衍生产品）的生命周期将会很长。
三星的7nm技术于2018年10月投入风险试产。与台积电不一样，三星不再提供采用浸没式光刻技术的7nm工艺，而是决定直接上马EUV的。据了解，三星该将EUV用于7nm的8-10层。
格芯：格芯公司将其22nm FD-SOI工艺视为其主要市场，并与其14nm finFET技术相辅相成。按照他们的说法，22FDX平台的性能与finFET非常接近，但制造成本与28nm技术相同。
2018年8月，GlobalFoundries宣布将停止7nm开发。按照他们的说法，做出这个决定一方面是因为先进技术节点的生产成本大幅增加，另一方面是太少的代工客户计划使用下一代工艺，因此他们对其战略进行了重大转变。公司也调整了其研发工作，以进一步增强其14nm和12nm finFET工艺及其完全耗尽的SOI技术的竞争力。
五十年来，集成电路技术的生产率和性能得到了惊人的改善。该行业也克服了很多摆在它面前的许多障碍。但虽在时间的推进，障碍似乎仍在不断扩大。尽管如此，IC设计人员和制造商正在开发比增加芯片功能更具革命性的解决方案。
