【导读】2025年8月，比利时微电子研究中心（imec）与根特大学的联合研发团队，在3D动态随机存取存储器（DRAM）技术领域取得标志性进展——成功在300毫米硅晶圆上外延生长出120层Si（硅）/SiGe（硅锗）叠层结构。这一成果不仅打破了此前Si/SiGe叠层的层数纪录（此前业界最高为60层），更通过碳元素掺杂技术解决了3D DRAM长期面临的“应力瓶颈”，为其商用化铺平了关键道路。相关研究论文已发表于《Journal of Applied Physics》，引发全球半导体行业对“未来存储技术”的广泛关注。
一、传统DRAM的“极限困境”：10纳米以下的容量与能效瓶颈
传统DRAM是计算机与服务器的核心存储部件，其工作原理基于“电容-晶体管”结构：每个内存单元由存储电荷的电容和控制访问的晶体管组成。然而，随着半导体制程从28纳米微缩至10纳米以下，传统DRAM面临着难以逾越的“极限困境”。
容量瓶颈：为提高密度，厂商不断缩小电容尺寸。在10纳米制程中，电容体积骤减至10立方纳米，存储电子数量不足100个，数据保存时间从10毫秒缩短至1毫秒以内。为维持数据完整性，DRAM需更频繁“刷新”（重新充电），导致功耗增加50%。
能效瓶颈：10纳米以下的晶体管漏电流从10纳安增至100纳安，待机功耗大幅上升。据英特尔2024年数据，全球数据中心DRAM功耗占比达35%，其中10纳米以下DRAM占比高达60%。
AI需求缺口：随着AI模型规模扩大（如GPT-4的1.7万亿参数），传统DRAM的32GB单颗容量无法满足需求。例如，训练1万亿参数模型需10TB内存，传统服务器需300颗DRAM，导致体积庞大、数据传输缓慢（训练时间延长10倍）。
传统DRAM的“平面微缩”已近极限，3D DRAM（垂直堆叠内存单元）成为解决瓶颈的“终极方案”。
二、3D DRAM的“核心挑战”：Si/SiGe叠层的应力难题
3D DRAM的核心优势是“垂直堆叠”——在单一芯片内沿Z轴堆叠多层内存单元，密度可达传统DRAM的5倍以上。但其实现需解决Si/SiGe叠层的应力问题：
材料特性冲突：Si（晶格常数5.43埃）与SiGe（晶格常数5.65埃）的晶格差异达4%，叠层越多，层间应力越大，导致位错（晶格缺陷）密度呈指数级增长（从10^6/cm²增至10^8/cm²），良率从90%降至10%以下。
晶圆翘曲问题：100层以上的叠层结构会产生巨大弯曲应力，导致300毫米晶圆翘曲度超过50微米（光刻要求＜10微米），无法进行后续工艺。
与HBM的区别：市场常将高带宽内存（HBM）称为“3D内存”，但HBM是“2D晶片堆叠”（多颗2D DRAM通过硅通孔连接），密度仅为传统DRAM的3倍；而3D DRAM是“单一芯片内垂直堆叠”，密度更高（是HBM的2倍以上），但技术难度更大。
三、imec的“创新解法”：碳元素作为“应力调节剂”的秘密
为解决Si/SiGe叠层的应力问题，imec团队提出“碳元素掺杂”方案，将碳作为“应力调节剂”，减轻层间应力。
研究思路：通过理论模拟发现，碳（原子半径0.77埃，小于硅的1.17埃）可填充Si/SiGe的晶格间隙，减少晶格畸变。且碳化学性质稳定，不会影响材料电性能。
实验过程：采用化学气相沉积（CVD）工艺，在300毫米晶圆上交替沉积SiGe层（含20% Ge）与Si层，每沉积一层SiGe层时添加0.5%原子比的碳元素，重复120次，形成120层叠层结构（总厚度10微米，每层80纳米）。
结果：碳元素掺杂使位错密度降低90%（从10^8/cm²降至10^6/cm²），晶圆翘曲度降至8微米（符合光刻要求），良率提高至85%（传统工艺仅10%）。
技术优势：碳元素未影响Si/SiGe的电性能——SiGe层的电子迁移率保持1500 cm²/V·s（与未掺杂时相同），Si层保持1000 cm²/V·s，满足3D DRAM的晶体管性能要求。
四、3D DRAM的“商用前景”：AI与数据中心的存储革命
120层Si/SiGe叠层的突破，为3D DRAM的商用化奠定了关键基础。随着技术优化，3D DRAM有望在2030年成为AI与数据中心的主流存储技术。
AI场景应用：3D DRAM的高密存储（单颗容量160GB）可满足AI模型训练的需求。例如，训练2万亿参数的AI模型需20TB内存，传统DRAM需600颗，而3D DRAM仅需125颗，体积缩小至1/4，训练时间缩短70%，能效比提高60%（垂直堆叠减少数据传输距离，降低功耗）。
数据中心应用：3D DRAM的高密存储可减少服务器数量。例如，亚马逊云服务器采用3D DRAM后，一台服务器可替代5台传统服务器，节省80%空间与50%电力（每年减少1.2亿吨碳排放）。
商用进程：imec团队表示，120层叠层的良率已达85%（符合商用要求），目前正在优化通孔工艺（连接各层的垂直通孔），目标是将通孔直径从100纳米缩小至50纳米，提高连接密度。三星预测，3D DRAM有望在2027年量产，2030年市场份额达30%（全球DRAM市场规模1500亿美元）。
五、产业链的“连锁反应”：3D DRAM如何重塑半导体行业
3D DRAM的商用化将重塑半导体产业链，从材料到设备，再到终端厂商，均将受益。
材料供应商：需提供高纯度Si/SiGe晶圆（9N级）与碳掺杂气体（如甲烷）。信越化学、SUMCO等厂商已开始研发专用SiGe晶圆，空气化工、林德等气体供应商也在优化碳气体的纯度与流量控制。
设备制造商：需研发高精度外延生长设备（控制温度±1℃、气体流量±0.1 sccm）、纳米级通孔刻蚀设备（直径50纳米）。应用材料已推出新一代外延设备，支持120层叠层生长，良率达90%。
芯片制造商：三星、SK海力士等传统DRAM厂商需调整制程，适应3D DRAM的生产。三星已投资100亿美元建设3D DRAM生产线，计划2027年推出160层产品。
终端厂商：英伟达、AMD等GPU厂商需设计支持3D DRAM的芯片。例如，英伟达H100显卡采用3D DRAM后，内存容量可从80GB提高至400GB，性能提升2倍。
结语：3D DRAM开启存储革命，AI与数据中心的“终极存储”
imec与根特大学的120层Si/SiGe叠层突破，是3D DRAM技术发展的里程碑。其通过碳元素掺杂解决了应力问题，为3D DRAM的商用化铺平了道路。随着技术优化与量产进程推进，3D DRAM有望在2030年成为主流存储技术，彻底解决传统DRAM的容量与能效瓶颈，为AI与数据中心提供“终极存储”解决方案。
对于半导体行业而言，3D DRAM的商用化不仅是技术进步，更是未来发展的新机遇——谁能掌握3D DRAM技术，谁就能在AI与数据中心时代占据先机。
推荐阅读：
千伏级绝缘破局者：TDK InsuGate B78541A25重构功率模块安全边界
革新三电平架构！瑞萨RAA489300系列突破USB-C电源密度极限
革新HDMI传输瓶颈：Diodes混合式ReDriver破解高速信号衰减难题
毫米空间的微米革命：多维AMR4020VD如何破解精密运动控制的安装困局
Bourns PEC0x系列破壁：4mm全球最小编码器登陆TWS耳机，50万次寿命重塑人机交互
