导言：目前，电子产品功能日益复杂，信号频率不断提高，给设计工程师带来了越来越多的挑战，“工欲善其事，必先利其器”好的设计工具可以帮助工程师提升设计效率、加速产品面市，不过，设计工具未来应对产品复杂性也在不断升级，日益复杂，要发挥设计工具的优势，必须熟悉设计工具的使用。为帮助工程师提升设计技能，科通集团首开“云培训”模式，让工程师足不出户轻松提高设计技能。

本次培训围绕Cadence 16.5平台产品展开，自2012年8月起，共开办“云培训”6期，任何对cadence工具有兴趣的设计工程师、大中专院校师生、设计爱好者都可以报名参与。报名者网络注册在线报名后，将在开始前会收到云会议系统发送的邀请，报名者按照密码登陆即可参加培训。

科通集团是Cadence公司在中国规模最大的增值代理商，科通也是Cadence公司唯一代理区域覆盖全国，代理产品范围覆盖Cadence PCB全线（Allegro和OrCAD）的增值服务商。

Cadence本着“客户第一 ”的开发理念，与客户紧密合作，不断开发升级Allegro&OrCAD企业级设计平台，从而满足客户越来越复杂的电路设计需要。Cadence 16.5发布以后，在产品配置以及功能上都有了很大的改变，本次“云培训”就是让大家更好的了解并学习Cadence 软件，届时，科通集团将安排资深工程师与参与者互动，所有培训均为免费，欢迎大家注册并参加。

培训内容：
Capture CIS、PSpice、FPGA System Planner、Allegro PCB以及Allegro PCB SI培训。

以下是初步定下的培训时间，时间上如与培训老师的安排有冲突我们会提前邮件通知，所以请务必填写正确的邮箱地址。

八月份培训安排

第一期：2012年08月07日14:00-16:00
        capture 新功能浏览
        PSpice A/D基本分析方法介绍

第二期：2012年08月14日14:00-16:00
        capture CIS 功能浏览
        PSpice A/D进阶分析方法介绍

第三期：2012年08月21日14:00-16:00
        Allegro Component Placement设计
        高速系统设计理论基础 （Cadence SI）

第四期：2012年08月28日14:00-16:00
        Allegro Constraints Manager基本设置
        信号完整性介绍-Cadence SI

九月份培训安排

第一期：2012年09月04日14:00-16:00
        FSP 功能介绍
        PSpice A/D分析的使用技巧

第二期：2012年09月11日14:00-16:00
        FSP 库管理设置
        PSpice模型的创建

第三期：2012年09月18日14:00-16:00
        Allegro Team Design应用
        Cadence 高速系统设计流程及工具使用 I

第四期：2012年09月25日14:00-16:00
        Allegro Routing and Glossing应用
        Cadence 高速系统设计流程及工具使用 II

十月份培训安排

第一期：2012年10月02日14:00-16:00
        FSP 实例演示
        PSpice AA 高级分析工具的使用

第二期：2012年10月09日14:00-16:00
        Cadence SI 实例分析（DDR II）
        PSpice常见问题解决以及16.5新功能介绍

第三期：2012年10月16日14:00-16:00
        高速串行差分信号仿真分析
        Allegro Differential Pairs约束设置

第四期：2012年10月23日14:00-16:00
        Allegro User Preferences Editor介绍
        Cadence应用常见问题答疑

参加对象：

原理图工程师
PCB 工程师
信号完整性工程师
FPGA工程师

报名方式：
1.    点击 网上注册页面地址http://www.comtech.com.cn/cn/RegistpagePCB2012.asp ，进行登记注册即可。
2、联系方式：
     陈敏敏
     电话：021-51696680-8057 
     手机：18017922811 
     Email: peterchen@comtech.com.cn