比较象征性的是半导体界过去奉为圭臬的ITRS(International Technology Roadmap for Semiconductor)在2016年已悄然划下休止符，取而代之的是由IEEE(Institute of Electrical and Electronics Engineers；电机电子工程学会)和SEMI(Semiconductor Equipment and Materials International；国际半导体设备及材料协会)共同支持的HIR(Heterogeneous Integration Roadmap；异质整合路线图)。

 

在进入HIR详细的内容前，要强调一个产业有共同目标、标准的重要性。工业4.0是现在许多先进国家戮力以求的产业升级方案，但是在半导体产业，有许多工业4.0的内容早己实施在12吋厂的运作结构上，这是由于在上世纪90年代当产业规划12吋厂的未来时，半导体产业的各个环节已共同对产业的未来摹画蓝图、制订标准。可以用来相对照的是医疗产业，医疗设备由GPS(GE、Philips、Siemens)三大家各据山头，设备有各自的介面和软体，医疗产业要达到工业4.0乃至于人工智慧的应用，就好比《诗经》蒹葭中的句子：道阻且长。

 

HIR的目标订的高远，虽然详细的路线途还未制定出炉。HIR的共同主席Bill Bottoms说在自2016~2031年的15年间，每单位功能的成本将下降10,000倍，设计周期短、成本下降；而在系统层面，功能密度与功耗的改善会达1,000倍，这真是雄心壮志！15年的期间在过去的摩尔定律中大概是10个技术节点，过去的经验值是每个技术节点成本下降大约30%，10个技术节点成本的下降也不过是32倍，显然HIR的愿景有常人所不及见之处。但是HIR的目标是维持半导体产业持续创造新经济价值是毋庸置疑的事。能这样做，半导体还是高科技产业。

 

 

HIR总计有22个工作组，可以归类在四大范畴下：HI for Market Applications、Heterogeneous Integration Components、Cross Cutting Topics和Integration Process，这四大范畴下再细分几个工作组。从这个议题组织的方法，可以看出与过去的ITRS精神上有很大的差异。这22个工作组中有些与过去ITRS中的名称是相同的，譬如Test、Interconnect、Emerging Research Devices等，但它组织的方法完全不同，意涵也完全不同。ITRS的单一主轴是制程节点，所有16个子项目都是为此单一主轴实施的配合。而HIR分四个不同范畴，而各范畴中的各子项目虽然置于同一范畴下，但其实差异不小。

 

从单一价值增长方式变成多元价值增长方式，对于一个产业来说近乎典范转移。典范转移的时刻，也是产业秩序与强弱重新洗牌的时刻。特别是竞争的不是单一轴线而是多元价值，有机会在各个小生态区产生局部的最适应者，没有一个公司可以涵盖这所有的小生态区，因而这也是后进者重新定位取利的时刻。

 

IEEE和SEMI共同支持的HIR(Heterogeneous Integration Roadmap；异质整合路线图) 的第1个范畴HI for Market Applications中包括6项：Mobile、IoT、 Medical and Health & Wearables、Automotive、High Performance Computing and Data Center以及Aerospace and Defense。这个范畴的纲目本身就引人注目，过去从来没有在技术路线图中去涉及应用的。

 

半导体的应用总是半导体技术及其所制作的器件走到那，系统的厂商就用到那。这次让应用来诱发半导体的价值成长，极具创新思维。但这范畴列在HIR中，却也算不得新发明，因为事实已先发生了。拿High Performance Computing and Data Center为例，在这个项目中，云端和云端基础设施的大公司早就纷纷设立自属的设计公司，像Google、Apple、中兴通讯、华为等都有自己专属的设计公司，而且成长迅速，现在还有其他公司会陆续加入。有半导体公司说要「以芯养云」，我的看法是方向反了，应该是「以云养芯」，有许多成功的实例为证。由应用端向半导体方向注入新价值并且垂直整合价值链这个趋势，设计公司要注意了。

 

第2个范畴是Heterogeneous Integration Components，这范畴包括6个子项目Single-Chip and Multi-Chip Packaging (including Substrates)、Integrated Photonics、Integrated Power Electronics、MEMS & Sensor Integration、RF and Analog Mixed-Signal Design与Co- Design and Simulation – Tools & Practice。

 

除了第1和第6个项目是HIR整合方向内容的核心，比较偏向技术项目外，第2项的矽光子是最常被称述的。将原来独立的光子器件，整合到矽芯片之中。对于高效能计算和通讯，它同时带来速度、能耗、体积等各方面的优势，使得设备和设备之间—譬如个人电脑和资料中心—不必再另设光/电、电/光的转换。光的传输是电的100倍，而且光传输近乎无能耗，这些都将贡献到前述的经济价值创新倍数之中。

 

第3项的功率晶体整合更早是势在必行，功率晶体的销售很早就是以模组的方式销售，这样才能与应用端更紧密结合，现在更进一步要整合入单一封装之内。这些原来单价不高的离散器件变成价格不斐的功能模组自然是增加半导体的价值。这个模式很早就存在，例如在手机发展的早期，其中的记忆体叫Combo，基本上就是将pseudo SRAM(DRAM装成SRAM介面)与NOR Flash封装在一块，其价格远胜于二者之和。

 

第4项将感测器和致动器放在一块，说不定边缘计算的MCU也会进来，这是AIoT的应用；第5项将射频、类比与混合讯号整合，当然是通讯的应用。这二者的增加价值方式也雷同，也充满挑战－每一功率晶体的散热都是问题，何况放在一块？

 

第3个范畴Cross Cutting Topics有点像是大杂烩，包括Materials & Emerging Research Materials、Emerging Research Devices、Interconnect、Test、Supply Chain与Security (Cyber)。除了新材料和新器件外，也有ITRS中旧有的项目如Interconnect、Test等，这些因为异质整合的需求而产生新的意义，你怎么测试于同一封装内这么多效能各异的各个芯片及其整合功能？

 

第4个范畴Integration Processes才是核心技术，包括SiP、3D+2.5D、WLP (fan in and fan out)，名字都耳熟能详，而且已开始进入产业界。特别值得一提的是第3项中的Fan Out Wafer Level Packaging(FOWLP)，这个技术依赖于芯片制程中的线路重配置层(redistribution layer)的先行设计，让芯片设计、制造与封装测试有直接的连结。如果FOWLP成为器件主要的价值增加方法之一，你猜晶圆厂还是封装厂会将此核心竞争能力囊括入内？许多记忆体厂开始扩充后段能力已是现在进行式。

 

异质整合由于价值产生的方式与以往大异其趣，而价值链区段的整合也会有所改变，像从应用端整合至芯片设计、从晶圆制造端整合进后段封装等，整个产业分工将有大幅改变。

 

再举一个例子，3D monolithic stacking这个新兴的技术最常提的例子是将CPU与记忆体整合在一起，以后专精于逻辑制造或记忆体制造的公司能够取得上位吗？或者二者兼具的公司才更如行走灶脚？如果是后者，逻辑代工与记忆体还要如此泾渭分明吗？

如果异质整合真将成为新的价值产生模式，价值链的样态和组合排列势将大幅改变，产业和厂商要早为之计！

 

 

推荐阅读：