除了显著的性能提升，使用此应用还可加速形式属性验证，以便后续运行实现更好的形式收敛。回归模式加速器应用还能够在每日回归测试时显著节省计算资源，以验证复杂的芯片系统（SoC）设计，从而在过去无法实现的情况下运行形式验证。

 

 

意法半导体研发设计经理David Vincenzoni表示，“作为领先的集成设备制造商，意法半导体致力于提供创新的解决方案，推动智能驾驶和物联网（包括智能工业）的最新技术发展，因此，设计人员需要能够提供最佳性能、易用性和高质量结果的形式验证解决方案。新思科技新推出的VC Formal回归模式加速器应用能够稳定地提供数量级的性能优化，同时改进了我们设计模块上最复杂的System Verilog Assertions其他不确定属性的收敛。”

 

日益复杂的SoC系统以及日益增加的上市时间压力对形式属性验证性能和吞吐量的持续创新提出了新的需求。新思科技VC Formal包含全面的正式应用程序，包括属性验证（FPV）、时序等效性检查（SEQ）、寄存器验证（FRV）、形式覆盖率分析器（FCA）、连通性检查（CC）和属性自动提取（AEP），这些为意法半导体的多种不同应用提供了更快的属性收敛。结合新思科技VCS®功能验证解决方案的VC Formal和Verdi®自动调试系统的原生集成使设计和验证团队能够轻松利用形式技术，并自动对形式结果进行根本原因分析。此外，VCS强大的覆盖引擎在VC Formal中的原生集成有助于将形式分析轻松插入到现有的验证环境中。

 

新思科技验证部门Manish Pandey表示，“机器学习已经成为解决高度复杂和前沿设计验证的强大技术。我们与意法半导体等行业领导者长期合作，为先进的SoC提供全面的验证解决方案。通过这些合作，我们正在将AI技术的研发扩展到验证流程和方法中，从而加快产品上市速度。”

 

上市时间

 

包含回归模式加速器的VC Formal2018.09版本计划于2018年9月上市。

 

 

推荐阅读：